CHƯƠNG 5:
CÁC HỌ VI MẠCH SỐ

NỘI DUNG CHÍNH

PHẦN 1: TỔNG QUAN VỀ VI MẠCH SỐ

PHẦN 2: CÁC THÔNG SỐ ĐẶC TRƯNG

PHẦN 3: CỔNG LOGIC HỌ TTL, CMOS.

PHẦN 4: MẠCH GIAO TIẾP

PHẦN 1: TỔNG QUAN VỀ VI MẠCH SỐ

IC số hay còn được gọi là IC kỹ thuật số chỉ hoạt động ở một vài mức hoặc trạng thái xác định, thay vì trên một phạm vi biên độ tín hiệu liên tục. Cấu tạo cơ bản của IC kỹ thuật số là các cổng logic, hoạt động với dữ liệu nhị phân, nghĩa là các tín hiệu chỉ có hai trạng thái khác nhau, được gọi là thấp (logic 0) và cao (logic 1).

PHÂN LOẠI

Dựa vào quy mô số cổng được tích hợp trong một chip, người ta chia thành:

- Mạch tích hợp cỡ nhỏ: SSI
- Mạch tích hợp cỡ trung bình: MSI
- Mạch tích hợp cỡ lớn: LSI
- Mạch tích hợp cỡ rất lớn: VLSI
- Mạch tích hợp cỡ siêu lớn: ULSI
- Mạch tích hợp cỡ vĩ đại: GSI

PHÂN LOẠI

Dựa vào đặc tính linh kiện cấu tạo bên trong IC người ta chia thành:

- <u>Họ RTL, DTL, TTL và ECL:</u>
  + Sử dụng transister BJT bên trong cấu trúc.





- <u>Họ CMOS, PMOS, NMOS:</u>
  + Sử dụng transister MOSFET bên trong cấu trúc.





PHẦN 2: CÁC THÔNG SỐ ĐẶC TRƯNG

1. NGUỒN CUNG CẤP DC
2. MỨC ĐIỆN ÁP LOGIC
3. MIỄN NHIỄU
4. CÔNG SUẤT TIÊU TÁN
5. TÍCH CÔNG SUẤT VÀ TỐC ĐỘ
6. THỜI GIAN TRÌ HOÃN TRUYỀN
7. TẢI VÀ HỆ SỐ TẢI

1. NGUỒN CUNG CẤP DC

- **Đối với họ TTL:** Điện áp cung cấp cho IC là 5V
- **Đối với họ CMOS:** Điện áp cung cấp cho IC có thể là 5V hoặc 3,3 V

→ Nguồn cung cấp DC thường được nối với chân V_{CC}, và 0V được nối vào chân GND của IC.

2. MỨC ĐIỆN ÁP LOGIC

HỌ TTL



HỌ CMOS



3. MIỄN NHIỄU

→ Điện trường và từ trường có thể làm phát sinh điện áp trên các đường kết nối cổng logic, các điện áp này được gọi là nhiễu.





❖ **Lề nhiễu mức cao:** $V_{NH} = V_{OH\,(\min)} - V_{IH\,(\min)}$

❖ **Lề nhiễu mức thấp:** $V_{NL} = V_{IL\,(\max)} - V_{OL\,(\max)}$

→ Lề nhiễu càng lớn, IC hoạt động càng tốt trong môi trường có độ ồn (nhiễu) càng cao

Ví dụ: Cho các cổng logic có thông số như bảng. Cổng nào hoạt động trong môi trường nhiễu tốt nhất?

Ta có:

- Cổng A
  $V_{NH} = 2,4 - 2 = 0,4V$
  $V_{NL} = 0,8 - 0,4 = 0,4V$
- Cổng B
  $V_{NH} = 3,5 - 2,5 = 0,5V$
  $V_{NL} = 0,6 - 0,2 = 0,4V$
- Cổng C
  $V_{NH} = 4,2 - 3,2 = 1V$
  $V_{NL} = 0,8 - 0,2 = 0,6V$

TABLE

	$V_{OH(min)}$	$V_{OL(max)}$	$V_{IH(min)}$	$V_{IL(max)}$
Gate A	2.4 V	0.4 V	2 V	0.8 V
Gate B	3.5 V	0.2 V	2.5 V	0.6 V
Gate C	4.2 V	0.2 V	3.2 V	0.8 V

4. CÔNG SUẤT TIÊU TÁN

→ **Nguồn điện cung cấp cho cổng logic phụ thuộc vào mức logic ngõ ra:**

+ Nếu ngõ ra **mức cao,** dòng điện là I_{CCH}

+ Nếu ngõ ra **mức thấp,** dòng điện là I_{CCL}



$$\text{HỆ SỐ CÔNG TÁC} = \frac{\text{NGÕ RA MỨC CAO}}{\text{NGÕ RA TOÀN PHẦN}}$$

Ví dụ: Cho dòng điện được chỉ định I_{CCH} là 1,5mA khi nguồn V_{CC}=5V, nếu cổng đang ở trạng thái mức cao thì công suất tiêu tán P_D là bao nhiêu?

Ví dụ: Một cổng logic có dòng điện là $2\mu A$ khi ngõ ra mức cao và $3{,}6\mu A$ khi ngõ ra mức thấp. Tính công suất tiêu tán khi sử dụng nguồn cung cấp 5V với hệ số công tác 50%.

5. THỜI GIAN TRÌ HOÃN TRUYỀN

→ Khi có một tín hiệu đưa vào thì mất một khoảng thời gian để xuất hiện ngõ ra. Khoảng thời gian đó được gọi là thời gian trì hoãn truyền. Gồm

+ Thời gian trì hoãn truyền từ thấp lên cao: t_{PLH}

+ Thời gian trì hoãn truyền từ cao xuống thấp: t_{PHL}



VD: Giả sử một tín hiệu xung mức 1 được đưa vào mạch, mất bao lâu để nó xuất hiện ở ngõ ra biết: $t_{PLH} = t_{PHL} = 5s$.



6. TÍCH CÔNG SUẤT – TỐC ĐỘ

TÍCH CÔNG SUẤT – TỐC ĐỘ = P.t

→ Tích công suất tiêu tán – tốc độ Pt đặc trưng cho hiệu suất làm việc của cổng. Hiệu suất cổng càng cao khi tích trên càng nhỏ.

Ví dụ: Dựa vào bảng số liệu sau cho biết:

a) Cổng nào có hiệu suất làm việc cao nhất

b) Cổng nào có tần số làm việc cao nhất

	t_{PLH}	t_{PHL}	P_D
Gate *A*	1 ns	1.2 ns	15 mW
Gate *B*	5 ns	4 ns	8 mW
Gate *C*	10 ns	10 ns	0.5 mW

7. TẢI VÀ HỆ SỐ TẢI

→ Một cổng logic đóng vai trò điều khiển các cổng khác được gọi là **cổng thúc**, còn các cổng còn lại được gọi là **tải.** Số lượng tải mà cổng thúc có thể điều khiển được gọi là **hệ số tải** hay **hệ số fan-out**. Số cổng thúc **càng nh**iều thì tần số **càng giảm.**



VD: Mạng nào sau đây có tần số làm việc cao nhất?



(a)



(b)



(c)

NHẬN XÉT

+ Khi ngõ ra của cổng thúc mức 1 thì dòng điện từ trái sang phải là → để thúc được cổng tải thì $V_{OH} > V_{IH}$

+ Khi ngõ ra của cổng thúc mức 0 thì dòng điện từ phải sang trái là → để thúc được cổng tải thì $V_{OL} < V_{IL}$





VD: Hãy xác định xem các cổng thúc nào sau đây cấp dòng cho tải hay nhận dòng từ tải?





VD: Một cổng logic có $V_{OH(min)} = 2{,}2V$ thúc cổng có điện áp vào $V_{IH(min)} = 2{,}5V$. Các cổng này có tương thích với nhau ở mức 1 hay không?

VD: Một cổng logic có $V_{OL(max)} = 0{,}45V$ thúc cổng có điện áp vào $V_{IL(max)} = 0{,}75V$. Các cổng này có tương thích với nhau ở mức 0 hay không?

CÁCH TÍNH HỆ SỐ TẢI

HỆ SỐ TẢI: $fanout = \min\left\{ fanout_{cao} ; fanout_{thap} \right\}$

Trong đó:

$$fanout_{cao} = \left| \frac{I_{OH(\max)1}}{I_{IH(\max)2}} \right| \qquad fanout_{thap} = \left| \frac{I_{OL(\max)1}}{I_{IL(\max)2}} \right|$$

VD: Cho các thông số IC họ TTL chuẩn cổng NAND 7400 với các thông số như sau:

$$I_{IH(max)} = 40\mu A, \qquad I_{IL(max)} = -1{,}6mA$$

$$I_{OH(max)} = -400\mu A, \qquad I_{OL(max)} = 16mA$$

Xác định hệ số tải cùng loại IC?

$$fanout_{cao} = \left| \frac{-400}{40} \right| = 10 \qquad fanout_{thap} = \left| \frac{16}{-1{,}6} \right| = 10$$

$$fanout = 10$$

Ví dụ: Sử dụng bảng sau hãy xác định xem có bao nhiêu IC 74AS được thúc bởi IC 4000B ở đầu ra?

	CMOS				TTL				
Parameter	4000B	74HC/HCT	74AC/ACT	74AHC/AHCT	74	74LS	74AS	74ALS	74F
I_{IH}(max)	1 μA	1 μA	1 μA	1 μA	40 A	20 μA	20 μA	20 μA	20 μA
I_{IL}(max)	1 μA	1 μA	1 μA	1 μA	1.6 mA	0.4 mA	0.5 mA	100 μA	0.6 mA
I_{OH}(max)	0.4 mA	4 mA	24 mA	8 mA	0.4 mA	0.4 mA	2 mA	400 mA	1.0 mA
I_{OL}(max)	0.4 mA	4 mA	24 mA	8 mA	16 mA	8 mA	20 mA	8 mA	20 mA

$$fanout_{cao} = \left|\frac{I_{OH(\max)1}}{I_{IH(\max)2}}\right| = \left|\frac{0,4mA}{20\mu A}\right| = 20 \qquad fanout_{thap} = \left|\frac{I_{OL(\max)1}}{I_{IL(\max)2}}\right| = \left|\frac{0,4mA}{0,4mA}\right| = 1$$

$$fanout = 1$$

PHẦN 3: CỔNG LOGIC HỌ TTL, CMOS

1. MỘT SỐ MẠCH CỔNG LOGIC
2. CỔNG LOGIC HỌ TTL
3. CỔNG LOGIC HỌ CMOS (đọc thêm)

1. MỘT SỐ MẠCH CỔNG LOGIC

1. CỔNG DDL



Cổng AND



Cổng OR

2. CỔNG RTL



Cổng NOT



Cổng NOR

1. MỘT SỐ MẠCH CỔNG LOGIC

3. CỔNG DTL



Cổng NAND

4. CỔNG TTL

Cổng NOT



Cổng NAND



1. MỘT SỐ MẠCH CỔNG LOGIC

4. CỔNG TTL

Cổng NOR



5. CỔNG TTL SCHOTTKY

Cổng NAND



1. MỘT SỐ MẠCH CỔNG LOGIC

6. CỔNG CMOS

Cổng NOT



Cổng NAND



Cổng NOR



2. CỔNG LOGIC HỌ TTL

1. CỔNG TTL BA TRẠNG THÁI

Cổng logic thông thường có hai trạng thái ở ngõ ra là 0 hoặc 1. Cổng logic có 3 trạng thái ngoài 0 và 1 còn thêm trạng thái **tổng trở lớn** (hở mạch) khi ngõ vào có thêm chân cho phép (enable).

→ Khi chân enable được tích cực thuận thì cổng mới hoạt động, khi chân enable tích cực nghịch thì ngõ ra ở trạng thái **tổng trở lớn.**



2. CỔNG TTL CỰC THU ĐỂ HỞ NỐI MẠCH THEO CỔNG AND





3. BIẾN ĐỔI TƯƠNG ĐƯƠNG CỔNG CÓ CHÂN ĐỂ HỞ

1. CỔNG NAND/AND

→ Khi các cổng AND, NAND có một chân để hở thì để tránh nhiễu tác động, ta có thể đem chân hở đó nối lên nguồn.

2. CỔNG NOR/OR

→ Khi các cổng AND, NAND có một chân để hở thì để tránh nhiễu tác động, ta có thể đem chân hở đó nối xuống đất.

Ví dụ: Tối ưu hóa bằng cách thay đổi một số điều kiện trong các mạch sau:



PHẦN 4: MẠCH GIAO TIẾP

1. LED SÁNG KHI NGÕ RA MỨC 1



$$R = \frac{V_{OH} - V_{LED}}{I_{LED}}$$

$$I_{LED} = \sum I_{LED_i}$$

1. LED SÁNG KHI NGÕ RA MỨC 0

$$R = \frac{V_{CC} - V_{LED} - V_{OL}}{I_{LED}}$$



3. TẢI CẦN DÒNG LỚN (dùng 2 trans)

$$R_C = \frac{V_{CC} - V_{LED} - V_{CEsat}}{I_C} \qquad V_{CEsat} = 0,2V \quad I_C = \sum I_{LED}$$

$$I_B = \frac{I_C}{\beta^2} \qquad R_B = \frac{V_{OH} - 2V_{BE}}{I_B} = \frac{V_{OH} - 1,4}{I_B}$$



Giá trị của β có thể tự chọn từ 10 đến 70.

3. TẢI CẦN DÒNG LỚN (dùng 1 trans)

$$R_C = \frac{V_{CC} - V_{LED} - V_{CEsat}}{I_C} \qquad V_{CEsat} = 0,2V \quad I_C = \sum I_{LED}$$

$$I_B = \frac{I_C}{\beta} \qquad R_B = \frac{V_{OH} - V_{BE}}{I_B} = \frac{V_{OH} - 1,4}{I_B}$$



Giá trị của β có thể tự chọn từ 10 đến 70.

VD: Cho họ ngõ ra cổng NOT họ TTL loại 74ASL giao tiếp với 3 led đơn ghép song song và điện trở hạn dòng R. ($I_{led} = 10mA, V_{led} = 1{,}9V, V_{OH} = 4V$).

a) Vẽ mạch

b) Tính các giá trị điện trở.

VD: Cho một đèn LED và một điện trở R nối với ngõ ra của một cổng logic. Biết led sáng khi ngõ vào của cổng logic là 1, $V_{CC} = 5V$, Vled=2V, Iled=2mA, IOL=3mA.

a) Vẽ mạch và kí hiệu các linh kiện

b) Nếu đem 2 led mắc song song thì ngõ ra cổng logic có giao tiếp được hay không?

VD: Cho cổng AND với các thông số ngõ ra $V_{OH} = 4V, V_{OL} = 0{,}2V, I_{OH} = 400A\mu A$, $I_{OL} = 20mA$. Sử dụng cổng AND điều khiển 4 LED đơn mắc song song ($I_{led} = 15mA, V_{led} = 2V$).

a) Hãy vẽ mạch giao tiếp

b) Tính các giá trị điện trở trong mạch.

Slides Carnival

Free templates for all your presentation needs

For PowerPoint and Google Slides

1 00% free for personal or commercial use

Ready to use, professional and customizable

Blow your audience away with attractive visuals